

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-335528

(43)Date of publication of application : 18.12.1998

(51)Int.Cl.

H01L 23/12

H01L 21/60

H01L 23/14

(21)Application number : 09-143873

(71)Applicant : YAMAICHI ELECTRON CO LTD

(22)Date of filing : 02.06.1997


(72)Inventor : SUZUKI NOBUSHI
OHIRA HIROSHI
IMAMURA EIJI

(54) SEMICONDUCTOR PACKAGE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor package having a highly reliable through hole type connection part, and to provide the manufacturing method of the above-mentioned semiconductor package.

SOLUTION: This semiconductor package has a substrate 6 wherein the liquid crystal polymer, on which external connection terminals are arranged on one main surface, is used as an insulator, a conductive bump group 6b, one end of which is electrically connected to each external connection terminal 6a which is inserted to the thickness direction of a substrate 6, and a semiconductor chip 7 on which the other end of each conductive bump 6b is connected to the surface of an electrode 7a. Also, a conductive bump 6b is provided on the surface of the electrode 7a of a semiconductor chip 7, and a conductive metal layer 6a is superposingly arranged on the surface of the semiconductor chip 7 through a liquid crystal sheet 6 in this manufacturing method. Then, the tip side of the conductive bump 6b, which penetrates the liquid crystal polymer sheet 6, is connected to the surface of the conductive metal layer 6a, the conductive metal layer 6a is patterned, and an external connection terminal part 6a is formed.



LEGAL STATUS

[Date of request for examination] 26.12.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3378171

[Date of registration] 06.12.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平10-335528

(43)公開日 平成10年(1998)12月18日

(51)Int.Cl.⁰H 0 1 L 23/12
21/60
23/14

識別記号

3 1 1

F I

H 0 1 L 23/12
21/60
23/14

L

3 1 1 Q

R

審査請求 未請求 請求項の数 8 O L (全 6 頁)

(21)出願番号

特願平9-143873

(22)出願日

平成9年(1997)6月2日

(71)出願人 000177690

山一電機株式会社

東京都大田区中馬込3丁目28番7号

(72)発明者 鈴木 悦四

東京都大田区中馬込3丁目28番7号 山一
電機株式会社内

(72)発明者 大平 洋

東京都大田区中馬込3丁目28番7号 山一
電機株式会社内

(72)発明者 今村 英治

東京都大田区中馬込3丁目28番7号 山一
電機株式会社内


(74)代理人 弁理士 須山 佐一 (外1名)

(54)【発明の名称】 半導体パッケージおよび半導体パッケージの製造方法

(57)【要約】 (修正有)

【課題】 信頼性の高いスルホール型接続部を有する半導体パッケージ、およびその製造方法の提供。

【解決手段】 一主面に外部接続端子6a群が配設された液晶ポリマーなどを絶縁体とした基板6と、その厚さ方向に貫挿して各外部接続端子6aに一端が電気的に接続する導電性バンプ6b群と、基板6の他主面にフェースダウンに配設され、各導電性バンプ6bの他端が電極7a面に接続された半導体チップ7とを有する。また、半導体チップ7の電極7a面に導電性バンプ6bを設ける工程と、半導体チップ7面に液晶ポリマーシート6を介して導電性金属層6aを重ね合わせ配置する工程と、液晶ポリマーシート6を貫挿する導電性バンプ6b先端側を導電性金属層6a面に対接・接続する工程と、導電性金属層6aをパターンニングし、外部接続端子部6aを形成する工程とを有する。



【特許請求の範囲】

【請求項1】 一主面に外部接続端子群が配設された回路基板と、

前記基板を厚さ方向に貫挿して各外部接続端子に一端が電気的に接続する導電性バンプ群と、

前記基板の他主面にフェースダウンに配設され、各導電性バンプの他端が電極面に接続された半導体チップと、を有することを特徴とする半導体パッケージ。

【請求項2】 一主面の外部接続端子群が配線によって分散的に配設されていることを特徴とする請求項1記載の半導体パッケージ。

【請求項3】 一主面の各外部接続端子面に、導電性バンプが設けられていることを特徴とする請求項1もしくは請求項2記載の半導体パッケージ。

【請求項4】 回路基板が液晶ポリマーを絶縁体として形成されていることを特徴とする請求項1ないし請求項3いずれか一記載の半導体パッケージ。

【請求項5】 半導体チップの電極面に導電性バンプを設ける工程と、

前記導電性バンプを設けた半導体チップ面に絶縁性シートを介して導電性金属層を重ね合わせ配置する工程と、前記重ね合わせ体を加圧して、絶縁性シートを貫挿する導電性バンプ先端側を導電性金属層面に対接・接続する工程と、

前記導電性金属層をパターンニングし、外部接続端子部を形成する工程と、を有することを特徴とする半導体パッケージの製造方法。

【請求項6】 半導体ウエハの各半導体素子電極面に導電性バンプを設ける工程と、

前記導電性バンプを設けた半導体チップ面に絶縁性シートを介して導電性金属層を重ね合わせ配置する工程と、前記重ね合わせ体を加圧して、絶縁性シートを貫挿する導電性バンプ先端側を導電性金属層面に対接・接続する工程と、

前記導電性金属層をパターンニングし、外部接続端子部を形成する工程と、

前記外部接続端子部を形成した積層体をカッティング加工する工程と、を有することを特徴とする半導体パッケージの製造方法。

【請求項7】 外部接続端子部面に、さらに、導電性バンプを設けることを特徴とする請求項5もしくは請求項6記載の半導体パッケージの製造方法。

【請求項8】 絶縁性シートが液晶ポリマーシートであることを特徴とする請求項5ないし請求項7いずれか一記載の半導体パッケージの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は半導体装置およびその製造方法に係り、さらに詳しくは基板面にベアチップをフェースダウンに搭載した半導体モジュールおよびその

の製造方法に関する。

【0002】

【従来の技術】 電子機器類の小型化などに伴って、半導体チップの外部接続電極数が数100と増大し、半導体パッケージの裏面にマトリックス状の半田ボール付き外部接続端子を有するBGA(Ball Grid Array)パッケージやCSP(Chip Size Package)が急速に普及しつつある。これらパッケージは、一般的に、ガラス・エポキシ樹脂や各種樹脂フィルム(シート)の銅箔張り板を基材とし、これにエッチング加工を施してパターンニングした後、Auメッキなどを施して成るインターポーザ基板面に、ICチップなどを搭載し、前記基板電極とICチップの電極との間を電気的に接続した半導体パッケージである。

【0003】ところで、半導体チップの搭載・実装技術としては、一般的に、ワイヤボンディング方式、TAB(Tape Automated Bonding)方式、フリップチップ方式、COG(Chip on Glass)方式が広く利用されている。中でも、フリップチップ方式やCOG方式、いわゆるフェースダウン実装方式は、一層の高密度実装や低コスト化が可能なことから関心が寄せられている。

【0004】そして、このフェースダウン実装方式における半導体チップの接続は、(a)半田バンプを使用するフリップチップ、(b)導電性粒子を含む樹脂フィルム(異方導電性フィルム)を使用するボンディングなどで行われている(たとえば特開平4-323841号公報)。

【0005】図4は、上記フェースダウン実装方式によるCSP半導体パッケージの一構成例を示す断面図である。図4において、1は主面に接続端子1aを含む配線パターンを有する基板、2は前記基板1に実装された半導体チップであり、この半導体チップ2のAl製電極2aは、Auボールバンプもしくは導体バンプ3を介して、対応する接続端子1aに電気的に接合している。また、4は前記電気的な接合を確保するため、基板1を厚さ方向に貫挿導出させた外部接続端子であり、5はAuボールバンプもしくは導体バンプ3を含む接続部を封止・接合する封止樹脂層である。

【0006】そして、このような半導体パッケージは、インターポーザ基板とICチップとを別々に作成し、ICチップをインターポーザ基板に搭載実装し、さらに、インターポーザ基板を適正なサイズに切断して得られている。

【0007】

【発明が解決しようとする課題】 上記実装方式は、ワイヤボンディングの回避や外部接続端子の裏面側への導出配置により、実装密度の向上ないし半導体モジュールのコンパクト化などの点ですぐれているが、さらなる高密度化、信頼性などの点で、なお改善が望まれる。すなわち、基板1の厚さ方向に、外部接続端子4群を貫挿導出させる構成は、一般的に、基板の所定位置に貫通孔を穿

ル接続部) する必要がある。

【0008】しかし、貫通孔の径が穿設加工の点で限界があるし、また、導電性化にも限界があるため、外部接続端子4の多数化ないし高密度配置が制約される。つまり、半導体モジュールの多端子化や高機能化、あるいはコンパクト化などに、十分対応することができない。

【0009】こうした状況に対して、微小な導電性バンプを積設した銅箔面に、たとえばガラス・エポキシ樹脂系プリプレグシート(絶縁体層)を配置・積層し、この積層体の加圧によって、導電性バンプの先端側を絶縁体層を貫挿させ、スルホール型接続部を形成する手段が開発されている。この方式の場合は、穿設加工を省略できるし、また、スルホール接続部の配置の高密度化などを図れる可能性がある。つまり、この手段は、多層配線板の製造工程などを大幅に改善できるが、さらなる半導体モジュールの多端子化や高機能化、あるいはコンパクト化などに、十分対応し得ない。

【0010】また、前記半導体パッケージの製造法では、各インタポーザ基板ごとに1個の半導体チップ実装するため、コストアップとなる問題もある。

【0011】本発明者らは、上記事情に対処して、鋭意検討を進めた結果、液晶ポリマーなどを絶縁体とした場合、微小な導電性バンプ先端側が絶縁体層によって損傷されず、また、導電性バンプと当接する導体層との電気的な接続、すなわち層間接続を熱圧着のみで行うことができると同時に、所定の位置を容易に貫挿し、高精度に、かつ信頼性の高いスルホール型接続部が形成されていることを見出した。また、液晶ポリマーがほとんど吸湿性を有しないこと、半導体チップ面および導体層に対する密着性よいこと、熱膨脹係数をSiとほぼ同じにできることなどに伴って、より信頼性の高い接続を形成できることを見出した。

【0012】特に、Si並の熱膨脹係数を有する液晶ポリマーを絶縁体とした回路基板の場合は、半導体パッケージに対する温度サイクルや使用環境においても、半導体チップの電極と導電バンプとの接合面にストレスが発生せず、高い信頼性の接続が実現される。

【0013】本発明は、上記知見に基づいてなされたもので、信頼性の高いスルホール型接続部を有する半導体パッケージ、およびその製造方法の提供を目的とする。

【0014】

【課題を解決するための手段】請求項1の発明は、一主面に外部接続端子群が配設された回路基板と、前記基板を厚さ方向に貫挿して各外部接続端子に一端が電気的に接続する導電性バンプ群と、前記基板の他主面にフェー

スタウンに配設され、各導電性バンプの他端が電極面に接続された半導体チップとを有することを特徴とする半導体パッケージである。

【0015】請求項2の発明は、請求項1記載の半導体パッケージにおいて、一主面の外部接続端子群が、配線によって分散的に配設されていることを特徴とする。

【0016】請求項3の発明は、請求項1もしくは請求項2記載の半導体パッケージにおいて、一主面の各外部接続端子面に、導電性バンプが設けられていることを特徴とする。

【0017】請求項4の発明は、請求項1ないし請求項3いずれか記載の半導体パッケージにおいて、回路基板が液晶ポリマーを絶縁体として形成されていることを特徴とする。

【0018】請求項5の発明は、半導体チップの電極面に導電性バンプを設ける工程と、前記導電性バンプを設けた半導体チップ面に絶縁性シートを介して導電性金属層を重ね合わせ配置する工程と、前記重ね合わせ体を加圧して、絶縁性シートを貫挿する導電性バンプ先端側を導電性金属層面に対接・接続する工程と、前記導電性金属層面をパターンニングし、外部接続端子部を形成する工程とを有することを特徴とする半導体パッケージの製造方法である。


【0019】請求項6の発明は、半導体ウェハーの各半導体素子電極面に導電性バンプを設ける工程と、前記導電性バンプを設けた半導体チップ面に絶縁性シートを介して導電性金属層を重ね合わせ配置する工程と、前記重ね合わせ体を加圧して、絶縁性シートを貫挿する導電性バンプ先端側を導電性金属層面に対接・接続する工程と、前記導電性金属層面をパターンニングし、外部接続端子部を形成する工程と、前記外部接続端子部を形成した積層体をカッティング加工する工程とを有することを特徴とする半導体パッケージの製造方法である。

【0020】請求項7の発明は、請求項5もしくは請求項6記載の半導体パッケージの製造方法において、外部接続端子部面に、さらに導電性バンプを設けることを特徴とする。

【0021】請求項8の発明は、請求項5ないし請求項7いずれか記載の半導体パッケージの製造方法において、絶縁性シートが液晶ポリマーシートであることを特徴とする。

【0022】本発明において、回路基板の絶縁体は、各種の熱可塑性樹脂や熱硬化性樹脂などでもよいが、たとえば、次のような構造式、

【化1】



で示される芳香族ポリエステル系液晶ポリマーが好ましく、この種の芳香族ポリエステル系液晶ポリマーは、

“ベクトラ”もしくは LCP-A、LCP-Cなどの商品名で市販されている。ここで、絶縁体の選択は、半導体パッケージの使用環境が厳しくない場合、換言すると、それほどの高信頼性が要求されない場合は、たとえばビスマレイミドトリアジン樹脂、ポリフェニールエーテル樹脂など液晶ポリマーに類似した樹脂類であってもよい。

【0023】また、回路基板の厚さは、一般的に、20～80μm程度であり、また、幅や長さなどは、半導体装置の用途や製造条件などに応じて選択する。さらに、回路基板ないし絶縁体は、半導体パッケージ化工程などの熱処理で、その熱膨張係数が-7～60ppm/°C（TMA法による測定値）程度変化できるので、このような性状を考慮する。

【0024】本発明において、液晶ポリマーシートなど絶縁性シートを貫挿し、スルホール型接続部を形成する導電性バンプは、たとえば導電性カーボン粉末、Au粒子、Ni粒子、Ag粒子、Pb粒子、Sn粒子、Cu粒子、半田粒子などの導電性粒子と、たとえばエポキシ樹脂、フェノール樹脂、アクリル樹脂などとの混合・分散系（導電性ペースト）の印刷・乾燥、あるいは導電性金属のメッキなどによって形成される。すなわち、ステンレス鋼製のスクリーン版などを使用したスクリーン印刷と乾燥の繰り返し、あるいは化学メッキなどによる選択的な導電性金属の成長などで形成される。そして、この導電性バンプの形設は、一般的には、半導体チップの電極面であるが、外部接続端子を形成する銅箔面側であってもよい。なお、半導体チップはICチップなどで、通常、一主面にたとえばAl製の電極端子群（入出力端子）を有するものである。

【0025】本発明において、要すれば、基板の外部接続端子面に配置する導電性バンプは、たとえばAu線などの局所的な溶融によるボールバンプ形成方式、Cuメッキ法やNiメッキ法などによって形成することができる。

【0026】請求項1～4の発明では、基板の外部接続端子に対して、半導体チップの電極面が、この電極面に一端が接合し、かつ絶縁体層を貫挿した導電性バンプで電気的に接続している。この構成においては、絶縁体層を形成する液晶ポリマーなどが、すぐれた耐湿性、小さい誘電率、良好なバンプ突き抜き性を有することに伴って、微細な外部接続端子配置で、かつ電気的特性なども良好など、半導体パッケージの信頼性向上が図られる。

湿性、小さい誘電率、良好なバンプ突き抜き性を有する液晶ポリマーシートなどを絶縁体層とすることにより、電気的特性および配線精度などの信頼性向上が図られた半導体パッケージが、複雑な操作を要せず、かつ歩留まりよく生産される。

【0028】

【発明の実施の形態】図1、図2(a)～(c)および図3を参照して実施例を説明する。

【0029】図1は、第1の実施例に係る半導体パッケージ（半導体モジュール）の要部構成を示す断面図である。図1において、6は一主面に外部接続端子6a群が配設された液晶ポリマーを絶縁体とした基板、6bは前記基板6を厚さ方向に貫挿して各外部接続端子6aに一端が電気的に接続する導電性バンプ（スルホール接続部）である。ここで、基板6は、たとえば厚さ約30μm、13×13mm角であり、各外部接続端子6aは、厚さ12μmの銅箔をフォトエッチングし、一部を配線パターンで延設させて0.5mm程度の間隔で、マトリックス状に外部接続端子6aが設置されている。また、導電性バンプ6bは、たとえばエポキシ樹脂をバインダー成分としたAgペーストで形成されており、一般的には、ほぼ円柱状もしくは円錐形を成している。

【0030】さらに、7は前記基板6の他主面にフェースダウンに配設され、前記各導電性バンプ6bの他端が電極7a面に接続された半導体チップである。ここで半導体チップ7は、たとえば13×13mmのICチップで、入出力よりの電極7aはAlパッドあるいは金属コートパッドである。

【0031】なお、この構成においては、一般的に、外部接続端子6a形成面に、外部接続端子6aを露出させてカバーコートが行われており、また、外部接続端子6a面に、たとえば半田ボールバンプを設けておき、GA(Grid Arrey)パッケージとして、実装用配線基板などに対して搭載・実装し易くしておいてもよい。

【0032】次に、上記構成の半導体パッケージの製造方法例を説明する。

【0033】まず、図2(a)に断面的に示すごとく、半導体ウエハ8（切斷分離して複数個の半導体素子もしくは半導体チップ7となる）の各電極7a面に、所定のスクリーン版を用いて、Ag系の導電性ペーストを印刷し、乾燥後、再び重ねてAg系導電性ペーストを印刷・乾燥する工程を繰り返して、高さ30～80μm程度の円錐状の導電性バンプ6b'群を設ける。ここで、半導体ウエハ8

はパッシベーション膜(図示を省略)が設けられており、また、これら絶縁コートやパッシベーション膜は、予め、粗面化処理もしくはプラズマ処理などを施しておく、絶縁体との接着力を高めるようにしておくことが好ましい。なお、上記導電性バンプ6b'群の形成は、Ag系導電性ペーストの印刷の代りに、たとえば半田メッキで形成してもよい。

【0034】次いで、図2(b)に断面的に示すごとく、前記導電性バンプ6b'を設けた半導体ウエハー8面に、液晶ポリマーシート6'を介して導電性金属層(たとえば厚さ12μmの電解銅箔)6a'を重ね合わせ配置する。

【0035】その後、前記重ね合わせ体を加熱・加圧すると、図2(c)に断面的に示すごとく、導電性バンプ6b'先端側は、液晶ポリマーシート6'を貫挿し、対向する電解銅箔(導電性金属層)6a'面に対接・接続する。すなわち、液晶ポリマーシート(絶縁体層)6'を貫挿した導電性バンプ6b'先端側は塑性変形などしながら、対向する電解銅箔6a'面に電気的および機械的に接続する。同時に半導体ウエハー8面が、液晶ポリマーシート6'を介して電解銅箔6a'面に機械的に接合する。

引き続き、前記電解銅箔6a'をパターンニングし、外部接続端子6a群を形成する。この外部接続端子6a群の形成に当たっては、半導体ウエハー8の電極7aの数や間隔・ピッチなどを考慮し、外部接続端子6aも分散的に配置することができるので、一部配線パターンを含む形を採用することもある。

【0036】このようにして、液晶ポリマーシート6'を介し半導体ウエハー8および電解銅箔6a'が接合し、かつ局所的に接続した一体的な導体パターンをダイシングにより切断して個片の半導体パッケージとする。すなわち、インタポーザ基板による外部接続端子を有する半導体パッケージを得ることができる。

【0037】上記構成された半導体装置は、スルホール接続部を成す導電性バンプ6bが微細で、かつ微小なピッチで配置されている場合でも、位置ずれや隣接する導電性バンプ6b同士の短絡発生などの恐れがなく、かつ電気的に低抵抗の接続、機械的に強い接合を成している。つまり、絶縁体層を成す液晶ポリマーの特性が効果的に利用され、信頼性の高い半導体モジュールとして機能する。すなわち、導電性バンプの液晶ポリマー層における貫通性が良好で、エポキシ樹脂などの接着層を用いた場合に起こり易い電解銅箔6a'との接合界面に薄い樹脂層の形成もほとんどないので、信頼性の高い電気的な接続が形成される。

【0038】図3は、第2の実施例に係る半導体パッケージ(半導体モジュール)の要部構成を示す断面図である。スルホール接続部を成す導電性バンプ6bの構成が相違する他は、第1の実施例に係る半導体パッケージと同様の構造と成っている。すなわち、第1の実施例に係る半導体パッケージと同様に、第2の実施例に係る半導体パッケージは、導電性バンプ6bがAgペースト系バンプ6b₂の複合形で形成され、かつAgペースト系バンプ6b₂側が外部接続端子6aに接合した構成を採っている。そして、この半導体パッケージの場合も、第1の実施例の場合と同様に、信頼性の高い半導体モジュールとして機能する。

10

20

30

40

50

【0039】なお、第2の実施例に係る半導体パッケージは、前記第1の実施例に係る半導体パッケージの製造方法に準じた手段で容易に製造できる。

【0040】本発明は上記例示に限定されるものでなく、発明の主旨を逸脱しない範囲でいろいろの変化を採ることができる。

【0041】

【発明の効果】請求項1～4の発明によれば、絶縁体層を形成する液晶ポリマーなどが、すぐれた耐湿性、小さい誘電率、良好なバンプ突き抜き性を有することに伴って、微細な外部接続端子配置でも、隣接するスルホール接続部同士の短絡発生が解消され、かつ電気的特性なども良好で、耐久性ないし信頼性のすぐれた半導体パッケージが低コストで提供される。なお、絶縁体が液晶ポリマーの場合は、熱軟化性を有するので、半導体パッケージを外部回路板に実装した状態での熱膨脹係数差による熱ストレスが緩和され、熱ストレスに起因する損傷などが防止される。

【0042】請求項5ないし8の発明では、液晶ポリマーシートなどを絶縁体シートとし、絶縁体層を形成するため、すぐれた耐湿性、小さい誘電率、良好なバンプ突き抜き性を有することに伴って、微細な外部接続端子配置でも、隣接するスルホール接続部同士の短絡発生が回避され、かつ電気的特性なども良好で、信頼性向上が図られた半導体パッケージを、複雑な操作を要せずに、歩留まりよく提供できる。

【図面の簡単な説明】

【図1】第1の実施例に係る半導体パッケージの要部構成例を示す断面図。

【図2】第1の実施例に係る半導体パッケージの製造法例を模式的に示すもので、(a)は半導体ウエハーの電極面に導電性バンプを設けた状態の断面図、(b)は半導体ウエハー、液晶ポリマーシートおよび導電性体層の積層状態の断面図、(c)は積層一体化状態の断面図。

【図3】第2の実施例に係る半導体パッケージの要部構成例を示す断面図。

【図4】従来の半導体パッケージの要部構成を示す断面図。

【符号の説明】

1……基板

1a, 6a……基板の接続端子


2, 7……半導体チップ

2a, 7a……半導体チップの電極


- 3 ……導体バンプ
 4, 6a ……基板の外部接続端子
 5 ……封止樹脂層
 6 ……液晶ポリマー系基板

- 6a' ……銅箔
 6b ……導電性バンプ (スルホール接続部)
 8 ……半導体ウエハー




【図1】



【図3】



【図2】



【図4】

